Реферат: Шина INTEL ISA
SECMAST* разрешается платой расширения для того, чтобы стать владельцем шины
после приема соответствующего DACK* из контроллера ПДП. После разрешения
SECMAST* плата расширения должна ждать по крайней мере один период SYSCLK до
запуска сигналов группы адреса и данных, и по крайней мере два периода до
запуска группы сигналов управления циклом.
IOCHCK* [8] [8/16]
"Проверка канала ввода/вывода" может разрешаться любым ресурсом для сигнализации
об ошибке, которую невозможно скорректировать, такой как ошибка паритета памяти.
Она должна разрешаться по меньшей мере на 15 нсек. Если шиной владеет контроллер
ПДП или регенерации, то при возникновении этого сигнала, он будет запомнен
техническими средствами основной платы, но будет бездействовать до тех пор, пока
основной ЦП не станет владельцем шины.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Если плата расширения является владельцем шины, когда разрешается этот сигнал,
сигнал ошибки запоминают технические средства основной платы, но он будет
бездействовать до тех пор, пока основной ЦП не станет владельцем шины.
SYSCLK [8] [8/16]
"Системная синхронизация" имеет частоту 8 МГц и длительность рабочего цикла 50 %
и формируется основной платой. Длительность цикла шины прямо пропорциональна
периоду синхронизации но не синхронна с SYSCLK кроме цикла с 0 состоянием
ожидания.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения является владельцем шины, она может использовать этот
синхроимпульс для определения длительности цикла. Но в этом цикле этим
синхроимпульсом синхронизирован только SRDY*, для синхронизации платы можно
использовать любой синхроимпульс.
84OSC [8] [8/16]
84OSC - синхросигнал, формируемый основной платой с частотой 14,3818 МГц +- 5
млн.** -1 (+- 71,909 Гц) и длительностью рабочего цикла 45-55 %. 84OSC не
синхронизируется с SYSCLK или с другим сигналом на шине INTEL ISA, поэтому его
нельзя использовать там, где требуется синхронизация на шине. Наличие этой
особой частоты свидетельствует об использовании кварца из цветной ТВ
промышленности. Синхросигнал делится на 12 в IBM PC и используется для таймера
8254. _
7.1.4. ГРУППА СИГНАЛОВ ПРЕРЫВАНИЯ
Эта группа состоит из ряда сигналов, которые могут использоваться ресурсом для
получения обслуживания по прерыванию от центрального ЦП.
ПРИМЕЧАНИЕ
Сигналы прерывания подключаются к контроллеру прерывания (INTEL 8259А). Он
доступен всем владельцам шины через адрес ввода/вывода, но для совместимости
программных средств только главный ЦП должен обслуживать контроллер прерывания.
IRQ <15,14,12,11,10> [8/16]
IRQ <09,07..03> [8]
Прерывание может запрашиваться ресурсом основной платы или платы расширения
путем разрешения линии IRQ. Линия должна оставаться разрешенной до тех пор, пока
прерывание не подтвердится обращением главного ЦП к прерывающему ресурсу на
плате расширения.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Линии прерывания представляют собой линии, запоминаемые в приемнике по фронту, и
управляемые драйверами ТТЛ. Следовательно плата расширения должна позволять
пользователю выбрать во время установки линию IRQ шины ISA, которую нужно
возбудить платой расширения.
7.1.5. ГРУППА СИГНАЛОВ ПРЯМОГО ДОСТУПА К
ПАМЯТИ
Эти сигналы обеспечивают циклы обмена по прямому доступу и операции по передаче
владения шиной ресурсам основной платы или плате расширения.
ПРИМЕЧАНИЕ
Каналы ПДП <3..0> могут обеспечить только циклы передач данных длмнной 8 бит.
Каналы ПДП <7..5> могут обеспечить только циклы передач длинной 16 бит.
DRQ <7..5,0> [8] [8/16]
DRQ <3,2,1> [8]
Линии запроса ПДП разрешаются ресурсом основной платы или платой расширения для
запроса операции ПДП или запроса на управление шиной. Линия DRQ разрешается до
тех пор, пока контроллер ПДП не разрешит соответствующую линию DACK*.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Линии DRQ возбуждаются ТТЛ-драйверами. Таким образом плата расширения должна
позволять пользователю во время установки выбирать линию DRQ шины ISA, которую
будет использовать плата расширения, и устанавливать другие линии в третье
состояние.
DACK <7..5,0>* [8] [8/16]
DACK <3,2,1>* [8]
Линии подтверждения ПДП разрешаются контроллером ПДП для подтверждения запросов
ПДП DRQ <7..5,3..0>. Разрешение DACK* указывает, что будет начинаться цикл ПДП
или плата расширения может стать владельцем шины.
ТС [8] [8/16]
"Конец счета" разрешается контроллером ПДП, когда в каком-нибуть канале ПДП
исчерпается счетчик байт, указывая на конец передачи ПДП.
7.1.6. ЭЛЕКТРОПИТАНИЕ
Шина INTEL ISA работает с электропитанием постоянного тока напряжением + 5 в, -
5 в, +12 в, - 12 в и 0 в ("земля"). Все линии электропитания находятся на
разьеме 8 бит кроме одной линии + 5 в и одной линии "земли". Эти линии
подключены к разьему 16 битового расширения.
Максимальный ток для каждого напряжения, который может подаваться на место для
платы расширения, приведен в табл. 7.1.6.
ВНИМАНИЕ!
Величина тока, допустимая для каждого места, как указано в табл. 7.1.6., не
гарантируется при питании от системы. Ни один совместимый с АТ блок питания
системы не обеспечивает достаточным током все места расширения. Для определения
необходимого тока для мест расширения необходимо пользоваться техническим
справочником системы.
8.0. ЦИКЛЫ ШИНЫ
Циклы шины ISA асинхронные там, где операции шиныы не зависят от SYSCLK.
Несколько сигналов разрешаются и запрещаются в любое время; другие являются
ответами в заданных временных пределах на другие разрешаемые или запрещаемые
сигналы. Единственным исключением является сигнал SRDY*, который синхронизирован
SYSCLK.
Имеются четыре разных цикла шины: доступ, передача, регенерация и захват шины.
Цикл доступа начинается, когда главный ЦП или плата расширения считывает или
записывает данные с другого ресурса. Цикл передачи начинается, когда контроллер
ПДП является владельцем шины, и данные идут между ресурсом памяти и устройством
ввода/вывода. Цикл регенерации выполняется только контроллером регенерации для
регенерации динамического ОЗУ. Цикл захвата шины выполняется платами расширения
для овладения шиной.
Точная структура текущего цикла зависит от владельца шины и ресурсов, занятых в
этом цикле; основным различием между разными типами циклов является
длительность. Существует три типа циклов доступа: минимальный цикл, называемый
состоянием ожидания 0, немного более длительный цикл, называемый нормальным, и
цикл готовности. Существует два типа циклов регенерации и передач: тип по
умолчанию, называемый нормальным, и более длительный, называемый готовностью.
Ниже перечислены основные особенности различных циклов; за более подробной
информацией о временных соотношениях обращайтесь в раздел 9.
8.1. ЦИКЛЫ ДОСТУПА...ВВЕДЕНИЕ
Главный ЦП начинает цикл доступа генерацией импульса BUSALE для указания
достоверного адреса на линиях А <19..00> и для ресурсов шины, запоминающих
адресные шина LA <23..17>. Выбранный ресурс отвечает разрешением MCS16* или
IOCS16* для установления цикла 16 бит; если эти сигналы не разрешаются, цикл
ваполняется, как цикл 8 бит по умолчанию. Главный ЦП возбуждает также командные
линии MRDC*, MWTC*, IORCD* и IOWCD* для установления адресного пространства и
направления данных. Если доступ производится _ в первом 1 Мбайте адресного
пространства памяти, технические средства основной платы разрешают также MEMR* и
MEMW*. Выбранный ресурс отвечает SRDY* или IOCHRDY в течение определенного
времени, чтобы указать главному ЦП тип цикла доступа.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Плата расширения начинает цикл доступа в качестве владельца шины запуском
адресных линий. BUSALE не генерируется платой расширения; он разрешается как
постоянная лог.1 ресурсами основной платы, когда главный ЦП не является
владельцем шины. Таким образом и A <19..00>, и LA <23..17> должны быть
достоверными до разрешения командных линий и оставаться достоверными весь цикл.
Плата расширения должна быть способной завершать цикл как 8 или 16 бит согласно
указанию MCS16* или IOCS16*.
8.1.1. ЦИКЛ ДОСТУПА...СОСТОЯНИЕ ОЖИДАНИЯ 0 _
Тип состояние ожидания 0 цикла доступа самый быстрый по выполнению. Он может
выполняться только тогда, когда главный ЦП или плата расширения выбирает ресурсы
памяти 16 бит. Владелец шины запускает адресные линии LA <23..17> для выбора
определенного блока 128 Кбайт. Если MCS16* не разрешается выбранным ресурсом, то
цикл должен выполняться, как 8 бит. Единственными типами циклов допустимыми для
8 бит, являются нормальный и тип готовности; следовательно состояние ожидания 0
нельзя выполнить. Если MCS16* разрешен выбранным ресурсом, то выбранный ресурс
должен разрешить сигнал SRDY* за определенное время после разрешения владельцем
шины линий MRDC* или MWTC* для выполнения цикла типа состояние ожидания 0. Если
SRDY* не разрешен, то цикл завершается, как цикл нормального типа либо
готовности.
Разрешение сигнала линии SRDY* не требует разрешения IOCHRDY*, фактически он
игнорируется владельцем шины.
ПРИМЕЧАНИЕ
Только сигнал SRDY* синхронизируется системной частотой.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Плата расширения выполняет цикл доступа типа состояние ожидания 0 в качестве
владельца шины таким же образом, что и главный ЦП. Обратите внимание на
предостережение в разделе 7.1.2. относительно описания линии сигнала SRDY*.
8.1.2. ЦИКЛ ДОСТУПА...НОРМАЛЬНЫЙ ТИП
Цикл доступа нормального типа может выполняться, когда главный ЦП - владелец
шины, производит доступ к ресурсам памяти с размером данных 8 или 16 бит или к
ресурсам ввода/вывода. Главный ЦП разрешает MRDC*, MWTC*, IORC* или IOWC*. В
ответ выбранный ресурс разрешает линию IOCHRDY за определенное время, в
противном случае цикл становиться циклом доступа типа готовности. Разрешение
IOCHRDY вынуждает владельца шины завершить цикл за установленный период времени.
Установленный период времени - это время, кратное периодам SYSCLK, даже если оно
не синхронизировано SYSCLK.
Период времени, на который разрешаются MRDC*, MWTC*, IORC* и IOWC*, регулирует
длительность цикла нормального типа. Длительность этих линий команд зависит от
размера данных и адресного пространства доступа.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения - владелец шины, она должна выполнять цикл доступа
нормального типа таким же способом, что и главный ЦП.
8.1.3. ЦИКЛ ДОСТУПА...ТИП ГОТОВНОСТИ
Цикл доступа типа готовности выполняется главным ЦП. Владелец шины выполняет
цикл доступа типа готовности, если сигнал IOCHRDY не разрешается за требуемое
время после разрешения командной линии. Владелец шины продолжает разрешать
командную линию до тех пор, пока не будет разрешена линия сигнала IOCHRDY
выбираемым ресурсом; по разрешении IOCHRDY владелец шины запрещает линию команды
для завершения цикла.
Величина, на которую увеличивается длительность сигнала команды, кратна периоду
синхронизации шины, даже если ни одна из функций не синхронизирована с ней.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Плата расширения в качестве владельца шины выполняет цикл доступа типа
готовности таким же образом, что и главный ЦП. Обратите внимание на
предостережение в разделе 7.1.2. относительно описания линии сигнала IOCHRDY
8.2. ЦИКЛ РЕГЕНЕРАЦИИ...ВВЕДЕНИЕ
Контроллер регенерации становится владельцем шины двумя методами. Не менее, чем
один раз за 15 мксек. необходимо проводить цикл регенерации, и контроллер
регенерации должен становиться владельцем шины. Если главный ЦП - текущий
владелец шины, владение шины немедленно передается контроллеру регенерации. Если
контроллер ПДП - владелец шины, тогда шина не передается до тех пор, пока не
завершится цикл ПДП.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Если плата расширения - владелец шины, она должна разрешать линию сигнала
MEMREF* для запроса контроллеру регенерации на проведение цикла регенерации.
Линии приведенных сигналов имеют следующую интерпретацию в течение цикла
регенерации:
MEMREF* Разрешение линии регенерации начинает цикл
регенерации.
ADDRESS Контроллер регенерации управляет SA <7..0>
для формирования адреса регенерации; другие
адресные линии неопределены.
MRDC* MRDC* разрешается контроллером регенерации.
MEMR* будут разрешать технические средства
основной платы.
D <15..00> Линии данных игнорируются контроллером реге нерации. Они не должны
управляться любыми
ресурсами.
SRDY* Эти линии игнорируются контроллером регене MCS16* рации.
IOCS16*
8.2.1. ЦИКЛ РЕГЕНЕРАЦИИ...НОРМАЛЬНЫЙ ТИП
Цикл регенерации нормального типа начинается контроллером регенерации
разрешением MRDC* и требует в ответ разрешения выбранным ресурсом линии IOCHRDY
за определенное время; в противном случае цикл становится циклом типа
готовности.
Период времени, на который разрешается MRDC*, определяет длительность цикла
нормального типа.
8.2.2. ЦИКЛ РЕГЕНЕРАЦИИ...ТИП ГОТОВНОСТИ
Цикл доступа типа готовности выполняется контроллером регенерации. Контроллер
регенерации выполняет цикл доступа типа готовности, если сигнал IOCHRDY не
разрешается за требуемое время после разрешения линии MRDC*. Контроллер
регенерации продолжает разрешать командную линию до тех пор, пока не будет
разрешена линия сигнала IOCHRDY всеми ресурсами памяти; по разрешении IOCHRDY
контроллер регенерации запрещает линию команды для завершения цикла.
Величина, на которую увеличивается длительность цикла, кратна периоду
синхронизации шины, даже если ни одна из функцийне синхронизирована с ней.
8.3. ЦИКЛ ПЕРЕДАЧИ ПДП...ВВЕДЕНИЕ
Цикл передачи ПДП исполняется в отличие от цикла доступа другими владельцами
шины. Цикл передачи ПДП проходит в ответ на разрешение линии DREQ*. Размер
данных должен соответствовать каналам ПДП; каналы 0-3 определяют передачи по 8
бит, а каналы 5-7 определяют передачи по 16 бит. MCS16* и IOCS16* игнорируются
контроллером ПДП, но MCS16* используется устройством обмена байтов. SRDY* также
игнорируется, так как цикл доступа типа состояние ожидания 0 не поддерживает
циклы передачи ПДП.
Циклы передач ПДП производятся только между памятью и ресурсом ввода/вывода.
Адресные линии управляются контроллером ПДП и содержат адрес ресурса памяти,
имеющийся адрес не относится к ресурсу ввода/вывода. Текущая передача является
по характеру обменом; источник данных помещает данные на шину, в это же время
потребитель данных принимает данные. Линии команд чтения и записи разрешаются,
как пара, содержащая соответствующее управление данными для источника и
потребителя. Линия команды чтения разрешается ранее команды записи для
исключения встречного включения буферов данных двух ресурсов.
Ресурс запрашивает передачу ПДП разрешением линии DRQ* в соответствующем канале.
Если главный процессор - владелец шины, тогда контроллер ПДП будет осуществлять
захват шины. Контроллер ПДП уведомляет ресурс ввода/вывода, что он участвует в
передаче ПДП разрешением соответствующей линии DACK*. В этом случае адресные
линии предназначены для ресурса памяти; ресурс ввода/вывода должен обеспечить
данными или принимать данные вполне основываясь на IOWC*, IORC* и DACK*.
