Реферат: Синтез цифрового автомата управления памятью
Условное обозначение счетчика показано на рисунке 4
Условное обозначение счетчика деления частоты на 30
Временная диаграмма работы счетчика представлена на рисунке 5
4. Комбинационная схема
С выходов счетной схемы код передается на входы преобразователя. Следует заметить, что выходы счетной схемы - соответствуют входам : a, b,c,d,e.
Составим общую таблицу истинности для каждого выхода синтезируемого устройства. Для всех выходов будут функции 5 переменных, т.к счет необходимо производить до 30 импульсов, а пяти переменным соответствует старшее число – 31 (с учетом нулевого состояния)
Таким образом комбинационная схема (преобразователь) преобразует значения пяти функций входа в пять функций выхода:
Таблица 4.1
Преобразование переменных a, b,c,d,e в функции выхода
e | d | C | b | a | Uвых 1 | Uвых 2 | Uвых 3 | Uвых 4 | Uвых 5 | |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 |
1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 |
2 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 |
3 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
4 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
5 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |
6 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 |
7 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 |
8 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
9 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 |
10 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 |
11 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
12 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
13 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
14 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 |
15 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 |
16 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
17 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 |
18 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
19 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
20 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
21 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 |
22 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 |
23 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 |
24 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 |
25 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
26 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 |
27 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 |
28 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 |
29 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
Осуществим минимизацию функций выхода методом карт Карно. При минимизации методом карт Карно выделения осуществляем с помощью выделения рамками.
ba\dc | 00 | 01 | 11 |
10 |
ba\dc |
00 |
01 | 11 | 10 | |||
00 | 1 | 1 | 00 | 1 | 1 | |||||||
01 | 1 | 1 | 01 | 1 | 1 | |||||||
11 | 1 | 1 | 11 | X | ||||||||
10 | 1 | 1 | 1 | 10 | 1 | X |
Uвых1=cde v ade v abce v abcde v abce v bde v abce
ba\dc |
00 |
01 | 11 | 10 | ba\dc |
00 |
01 |
11 |
10 | |||
00 |
1 | 00 | 1 | 1 | 1 | |||||||
01 |
1 | 1 | 01 | 1 | 1 | 1 | ||||||
11 | 1 | 1 | 1 | 1 | 11 | 1 | X | |||||
10 | 1 | 1 | 10 |
1 |
X | 1 |
Uвых2=cde v ade v abe v bcde v bcde v bce v bde v abde
ba\dc | 00 |
01 |
11 | 10 | ba\dc | 00 | 01 | 11 | 10 | |||
00 | 1 | 00 | ||||||||||
01 | 1 |
1 |
1 | 01 |
1 |
1 | ||||||
11 | 1 | 1 | 11 | 1 | 1 | X | 1 | |||||
10 |
1 |
1 | 1 | 10 | 1 | X | 1 |
Uвых3=bcd v abde v bcde v abde v bcde v ace v bde
ba\dc |
00 |
01 |
11 | 10 | ba\dc | 00 |
01 |
11 |
10 | |||
00 | 1 | 1 | 1 | 1 | 00 | 1 | 1 | 1 | ||||
01 | 1 | 1 | 1 | 01 | 1 | 1 | 1 | |||||
11 | 1 | 1 | 11 | 1 | X | |||||||
10 | 1 |
1 |
1 | 10 |
X |
1 |
Uвых4=bde v abde v bс v dce v abce v abde v abcde v abcde v bde v abde
ba\dc | 00 | 01 | 11 | 10 | ba\dc |
00 |
01 |
11 |
10 | |||
00 | 00 |
1 |
1 | |||||||||
01 | 1 | 01 | 1 |
1 |
1 | |||||||
11 | 1 | 1 |
11 |
X | 1 | |||||||
10 | 1 | 1 | 1 | 10 | 1 | 1 | X | 1 |
Uвых5=abce v abce v abde v acde v acde v bcde v abde v abe v cde v bde
Представим функции в базисе И-НЕ:
Uвых1=cde v ade v abce v abcde v abce v bde v abce
Uвых2=cde v ade v abe v bcde v bcde v bce v bde v abde
Uвых3=bcd v abde v bcde v abde v bcde v ace v bde
Uвых4=bde v abde v bс v dce v abce v abde v abcde v abcde v bde v abde
Uвых5=abce v abce v abde v acde v bcde v abde v abe v cde v bde
5. Схема сброса
Для устойчивой работы при необходимости, необходимо произвести сброс схемы в исходной в одно из заданных состояний (например в 0). Сброс будем производить при помощи кнопки сброса и логических элементов.
Схема сброса представлена на рисунке 6
рис. 6
Принципиальная схема всего синтезируемого генератора цифровых сигналов представлена на рисунке 7.
Временная диаграмма работы данной схемы приведена на рисунке 8
рис. 8
ЗАКЛЮЧЕНИЕ
В соответствии с техническим заданием, в данном курсовом проекте было разработано устройство, формирующее последовательность цифровых сигналов для управления постоянным запоминающим устройством. Выполнение данной работы включало в себя все основные этапы проектирования цифровых устройств на интегральных микросхемах. Это позволило получить и закрепить практические навыки разработки структурной схемы устройства, синтеза и разработки его принципиальной схемы, конструктивной проработки изделия.
В заключении хотелось бы отметить, что разработанное устройство, а особенно формирователи выходных последовательностей оказались достаточно сложными и содержат большое количество корпусов интегральных микросхем.