Реферат: Параллельный интерфейс: LPT-порт
Выходной импеданс ro, измеренный на разъеме, должен составлять 50(±)5 Ом на уровне voh-vol. Для обеспечения заданного импеданса в некоторых случаях используют последовательные резисторы в выходных цепях передатчика. Согласование импеданса передатчика и кабеля снижает уровень импульсных помех.
Скорость нарастания (спада) импульса должна находиться в пределах 0,05-0,4 В/нс.
Требования к приемникам:
Допустимые пиковые значения сигналов -2,0...+7,0.
Пороги срабатывания должны быть не выше 2,0 В (vih) для высокого уровня и не ниже 0,8 В (vil) для низкого.
Приемник должен иметь гистерезис в пределах 0,2-1,2 В.
Входной ток микросхемы не должен превышать 20 мкА.
Входная емкость не должна превышать 50 пФ.
Стандарт IEEE 1284 определяет три типа используемых разъемов. Типы Л (DB-25) и В (Centronics-36) используются в традиционных кабелях подключения принтера, тип С — новый малогабаритный 36-контактный разъем.
Интерфейсные кабели, традиционно используемые для подключения принтеров, обычно имеют от 18 до 25 проводников, в зависимости от числа проводников цепи GND.
Стандарт IEEE 1284 регламентирует и свойства кабелей:
Все сигнальные линии должны быть перевитыми с отдельными обратными (общими) проводами.
Каждая пара должна иметь импеданс 62(±)6 Ом в частотном диапазоне 4-16 МГц.
Уровень перекрестных помех между парами не должен превышать 10%.
Кабель должен иметь экран (фольгу), покрывающий не менее 85% внешней поверхности. На концах кабеля экран должен быть окольцован и соединен с контактом разъема.
Кабели, удовлетворяющие этим требованиям, маркируются надписью IЕЕЕ Std 1284-1994 Compliant». Они могут иметь длину до 10 метров.
Режимы передачи данных
Стандарт IEEE 1284 определяет пять режимов обмена, один из которых полностью соответствует традиционному стандартному программно-управляемому выводу по протоколу Centronics. Остальные режимы используются для расширения функциональных возможностей и повышения производительности интерфейса. Стандарт определяет способ согласования режима, по которому программное обеспечение может определить режим, доступный и хосту (в нашем случае это PC), и периферийному устройству.
Режимы нестандартных портов, реализующих протокол обмена Centronics аппаратно («Fast Centronics, «Parallel Port FIFO Mode»), могут и не являться режимами IEE1284, несмотря на наличие в них черт ЕРР и ЕСР.
При описании режимов обмена фигурируют следующие понятия:
Хост — компьютер, обладающий параллельным портом.
ПУ — периферийное устройство, подключаемое к этому порту (им может оказаться и другой компьютер). обозначениях сигналов Ptr обозначает передающее периферийное устройство.
Прямой канал — канал вывода данных от хоста в ПУ.
Обратный канал канал ввода данных в хост из ПУ.
Полубайтный режим ввода — Nibble Mode
Режим полубайтного обмена является наиболее общим решением задачи двунаправленного обмена данными, поскольку может работать на всех стандартных (традиционных) портах. Все эти порты имеют 5 линий ввода состояния, используя которые периферийное устройство может посылать в PC байт тетрадами (nibble — полубайт, 4 бита) за два приема. Назначение сигналов порта приведено в табл 4.
Таблица 4.
Сигналы LPT-порта в полубайтном режиме ввода
| Контакт | Сигнал SPP | I/O | Использование сигнала при приеме данных в Nibble Mode | |
| 14 | AUTOFEED# | 0 | HostBusy — сигнал квитирования. Низкий уровень означает готовность к приему тетрады, высокий подтверждает прием тетрады | |
| 17 | SELECTIN» | 0 | Высокий уровень указывает на обмен в режиме IEEE 1284 (в режиме SPP уровень низкий) | |
| 10 | АСК# | ' | PtrClk. Низкий уровень означает действительность тетрады, переход в высокий — ответ на сигнал HostBusy | |
| 11 | BUSY | I | Прием бита данных 3, затем бита 7 | |
| 12 | РЕ | I | Прием бита данных 2, затем бита 6 | |
| 13 | SELECT | I | Прием бита данных 1, затем бита 5 | |
| 15 | ERRORS | I | Прием бита данных 0, затем бита 4 | |
Прием байта данных в полубайтном режиме состоит из следующих фаз:
1. Хост сигнализирует о готовности приема данных установкой низкого уровня на линии HostBusy.
2. ПУ в ответ помещает тетраду на входные линии состояния.
3. ПУ сигнализирует о действительности тетрады установкой низкого уровня на линии PtrClk.
4. Хост устанавливает высокий уровень на линии HostBusy, указывая на занятость приемом и обработкой тетрады.
5. ПУ отвечает установкой высокого уровня на линии PtrCLk.
6. Шаги 1-5 повторяются для второй тетрады.
Полубайтный режим работает на всех портах со скоростью обмена не выше 50 Кбайт/с . Его применяют в тех случаях, когда прием данных от устройства производится в небольших объемах (например, для связи с принтерами).
Двунаправленный байтный режим Byte Mode
Данный режим обеспечивает прием данных с использованием двунаправленного порта, у которого выходной буфер данных может отключаться установкой бита CR.5=1. Как и в стандартном и в полубайтном режиме, данный режим является программно-управляемым — все сигналы квитирования анализируются и устанавливаются программным драйвером. Назначение сигналов порта приведено в табл. 5.
Таблица 5.
Сигналы LPT-порта в байтном режиме ввода/вывода
| Контакт | Сигнал SPP | Имя в Byte Mode | I/O | Описание |
| 1 | STROBES | HostClk | 0 | Импульс (низкого уровня) подтверждает прием байта в конце каждого цикла |
| 14 | AUTOFEED# | HostBusy | 0 | Сигнал квитирования. Низкий уровень означает готовность хоста принять байт, высокий уровень устанавливается по приему байта |
| 17 | SELECT-IN» | 1284Active | 0 | Высокий уровень указывает на обмен в режиме IEEE 1284. (В режиме SPP уровень низкий) |
| 16 | INIT# | INIT# | 0 | Не используется, установлен высокий уровень |
| 10 | АСКй | Ptrtik | Устанавливается в низкий уровень для индикации действительности данных на линиях DATA[7:0]. В низкий уровень устанавливается в ответ на сигнал HostBusy | |
| 11 | BUSY | PtrBusy | I | Состояние занятости прямого канала |
| 12 | РЕ | AckDataReq* | I | Устанавливается ПУ для указания на наличие обратного канала передачи* |
| 13 | SELECT | Xflag* | I | Флаг расширяемости* |
| 15 | ERRORS | DataAvau#* | I | Устанавливается ПУ для указания на наличие обратного канала передачи* |
| 2-9 | DATA[7:0] | DATA[7:0] | I/0 | Двунаправленный (прямой и обратный) канал данных |
Прием байта данных в байтном режиме состоит из следующих фаз:
1. Хост сигнализирует о готовности приема данных установкой низкого уровня на линии HostBusy.
2. ПУ в ответ помещает байт данных на линии DATA[7:0].
3. ПУ сигнализирует о действительности байта установкой низкого уровня на линии PtrClk.
4. Хост устанавливает высокий уровень на линии HostBusy, указывая на занятость приемом и обработкой байта.
5. ПУ отвечает установкой высокого уровня на линии PtrClk.
6. Хост подтверждает прием байта импульсом HostClk.
7. Шаги 1-6 повторяются для каждого следующего байта.
Побайтный режим позволяет поднять скорость обратного канала до скорости прямого канала в стандартном режиме. Однако работать он может только на двунаправленных портах, которые применяются в основном лишь на малораспространенных машинах PS/2.
Режим ЕРР
Протокол ЕРР (Enhanced Parallel Port — улучшенный параллельный порт) предназначен для повышения производительности обмена по параллельному порту. ЕРР был реализован в чипсете Intel 386SL (микросхема 82360) и используется как дополнительный протокол параллельного порта.
Протокол ЕРР обеспечивает четыре типа циклов обмена:
Цикл записи данных.
Цикл чтения данных.
Цикл записи адреса.
Цикл чтения адреса.
Адресные циклы могут быть использованы для передачи адресной, канальной и управляющей информации. Циклы обмена данными явно отличаются от адресных циклов применяемыми стробирующими сигналами. Назначение сигналов порта ЕРР и их связь с сигналами SPP приведены в табл. 6.
Таблица 6.
Сигналы LPT-порта в режиме ввода/вывода ЕРР
| Контакт | Сигнал SPP | Имя в ЕРР | I/O | Описание |
| 1 | STROBE» | WRITE» | 0 | Низкий уровень — признак цикла записи, высокий — чтения |
| 14 | AUTOFEEDff | DATASTB# | 0 | Строб данных. Низкий уровень устанавливается в циклах передачи данных |
| 17 | SELECTING | ADDRSTB# | 0 | Строб адреса. Низкий уровень устанавливается в адресных циклах |
| 16 | INIT# | RESETS | 0 | Сброс ПУ (низким уровнем) |
| Контакт | Сигнал SPP | Имя в ЕРР | I/O | Описание |
| 10 | АСК# | INTR# | I | Прерывание от ПУ |
| 11 | BUSY | WAIT» | I | Сигнал квитирования. Низкий уровень разрешает начало цикла (установку строба в низкий уровень), переход в высокий — разрешает завершение цикла (снятие строба) |
| 2-9 | D[8:0] | AD[8:0] | I/O | Двунаправленная шина адреса/данных |
| 12 | РЕ | AckDataReq* | I | Используется по усмотрению разработчика периферии |
| 13 | SELECT | Xflag* | I | Используется по усмотрению разработчика периферии |
| 15 | ERROR | DataAvaiW* | I | Используется по усмотрению разработчика периферии |
ЕРР-порт имеет расширенный набор регистров (табл. 7), который занимает в пространстве ввода/вывода 5-8 смежных байт.
Таблица 7.
Регистры ЕРР-порта
| Имя регистра | Смещение | Режим | R/W | Описание |
| SPP Data Port | +0 | SPP/EPP | W | Регистр данных стандартного порта |
| SPP Status Port | +1 | SPP/EPP | R | Регистр состояния стандартного порта |
| SPP Control Port | +2 | SPP/EPP | W | Регистр управления стандартного порта |
| EPP Address Port | +3 | EPP | R/W | Регистр адреса ЕРР. Чтение или запись в него генерирует связанный цикл чтения или записи адреса ЕРР |
| EPP Data Port | +4 | EPP | R/W | Регистр данных ЕРР. Чтение (запись) генерирует связанный цикл чтения (записи) данных ЕРР |
| Not Defined | +5...+7 | EPP | N/A | В некоторых контроллерах могут использоваться для 16-32-битных операций ввода/вывода |
В отличие от программно-управляемых режимов, описанных выше, внешние сигналы ЕРР-порта (как информационные, так и сигналы квитирования) для каждого цикла обмена формируются аппаратно по одной операции записи или чтения в регистр порта.
