Курсовая работа: Функциональная организация и система команд процессора
4. Синтез управляющего автомата
Для синтеза управляющего автомата было получено следующее задание: управляющий автомат должен иметь одно поле Логических условий - Х, один укороченный адрес - А и поля Yi для микроопераций.
4.1 Разметка граф схемы
Разметка осуществляется следующим образом: операционный блок и логическое условие представляются одним состоянием - Pi, где i изменяется от 0 до 50 (по заданию). Если между операционным блоком и логическим условием есть разветвления, то операционный блок и логическое условие размечаются как два различных состояния - Рi и Pi+1 соответственно.
Разметка ограничена количеством состояний (по заданию) - их должно быть 50. На размеченной ГСА все микрокоманды заменены на yi, а логические условия на xi. полученная ГСА изображена в приложении 1.
4.2 Разбиение микроопераций по полям и кодирование логических условий
Принцип разбиения заключается в следующем: yi расположенные в одном операционном блоке записываются в разные поля. Поэтому количество полей в данном примере равно 5. В каждом поле включается микрооперация y0 (отсутствие микроопераций в состоянии). В таблице 4 показано разбиение по полям и кодировка yi.
Разбиение по полям таблица 4
|
Y1 |
Y2 |
Y3 |
Y4 |
Y5 |
||||||||||
| Операция | Код | Операция | Код | Операция | Код | Операция | Код | Операция | Код | |||||
| Y0 | 0000 | Y0 | 0000 | Y0 | 000 | Y0 | 000 | Y0 | 000 | |||||
| Y7 | 0001 | Y6 | 0001 | Y10 | 001 | Y11 | 001 | Y12 | 001 | |||||
| Y1 | 0010 | Y4 | 0010 | Y8 | 010 | Y15 | 010 | Y21 | 010 | |||||
| Y2 | 0011 | Y9 | 0011 | Y13 | 011 | Y14 | 011 | Y31 | 011 | |||||
| Y3 | 0100 | Y18 | 0100 | Y26 | 100 | Y17 | 100 | Y29 | 100 | |||||
| Y5 | 0101 | Y22 | 0101 | Y36 | 101 | Y20 | 101 | Y43 | 101 | |||||
| Y19 | 0110 | Y38 | 0110 | Y32 | 110 | Y27 | 110 | Y46 | 110 | |||||
| Y28 | 0111 | Y47 | 0111 | Y30 | 111 | |||||||||
| Y24 | 1000 | Y41 | 1000 | |||||||||||
| Y25 | 1001 | Y44 | 1001 | |||||||||||
| Y35 | 1010 | Y23 | 1010 | |||||||||||
| Y37 | 1011 | Y40 | 1011 | |||||||||||
| Y39 | 1100 | Y45 | 1100 | |||||||||||
| Y33 | 1101 | Y16 | 1101 | |||||||||||
| Y43 | 1110 |
В выбранном нами участке схемы применяются лишь 20-ть логических условий. В таблице 5 представлена их кодировка, где добавлены сигналы "1" и "0".
Логические условия таблица5
| X | Код | X | Код | x | Код |
| “0” | 00000 | X8 | 01000 | X16 | 10000 |
| X1 | 00001 | X9 | 01001 | X17 | 10001 |
| X2 | 00010 | X10 | 01010 | X18 | 10010 |
| X3 | 00011 | X11 | 01011 | X19 | 10011 |
| X4 | 00100 | X12 | 01100 | X20 | 10100 |
| X5 | 00101 | X13 | 01101 | “1” | 11111 |
| X6 | 00110 | X14 | 01110 | ||
| X7 | 00111 | X15 | 01111 |
4.3 Прошивка МПЗУ
Для прошивки МПЗУ необходимо подсчитать, сколько разрядов надо выделить для РАМК. У нас 50 состояний и возможно появится пару БП, поэтому n =] ln2 (60) [=6. В поле команды адрес укорочен на один бит: А (0: 4). После того как мы разбили микрооперации на поля и закодировали логические условия, команда имеет следующий вид:
| Y1 | Y2 | Y3 | Y4 | Y5 | X | A |
0 3 7 10 13 16 21 26
Прошивка МПЗУ производится по следующим правилам.
1) Если в состоянии Рi есть операционный блок и (или) логическое условие, то их коды вписываются в соответствующие поля.
2) Поле А - это укороченное значение РАМК на 1 бит. В нем указывается адрес перехода по "0", укороченный на единицу, на следующее состояние.
3) Последний бит адреса равен значению Xi, поэтому за состоянием, куда мы переходим по "0", должно следовать состояние, куда мы переходим по "1". Если
такие состояния уже описаны, то записываем безусловный переход.
4) При отсутствии в состоянии логического условия, последний бит адреса кодируется "0" либо "1", в зависимости от того где мы разместили следующее состояние.
5) Алгоритм вычисления РАМК представлен на рисунке 1.
Рис.1. Алгоритм вычисления РАМК.
Следуя вышеизложенным правилам проведем прошивку ПЗУ (таблица 6).
Прошивка МПЗУ таблица 6
| РАМК | Y1 | Y2 | Y3 | Y4 | Y5 | X | A | P (t) | P (t+1) | |
| 000000 | 0000 | 0000 | 000 | 000 | 000 | 00001 | 00001 | P0 | P3 | |
| 000001 | 0110 | 0101 | 010 | 111 | 011 | 10000 | 10101 | P29 | P31 | |
| 000010 | 0000 | 0000 | 000 | 000 | 000 | 00010 | 00010 | P3 | P1 | |
| 000011 | 0011 | 0000 | 000 | 000 | 000 | 00000 | 00000 | P2 | P0 | |
| 000100 | 0010 | 0000 | 000 | 000 | 000 | 00000 | 00000 | P1 | P0 | |
| 000101 | 0000 | 0000 | 000 | 000 | 000 | 00011 | 00011 | P4 | P7 | |
| 000110 | 0000 | 0000 | 000 | 000 | 000 | 00100 | 00100 | P7 | P5 | |
| 000111 | 0110 | 0000 | 010 | 101 | 010 | 00000 | 10010 | P33 | P34 | |
| 001000 | 0100 | 0010 | 000 | 000 | 000 | 11111 | 00101 | P5 | P6 | |
| 001001 | 0101 | 0001 | 000 | 000 | 000 | 01101 | 00110 | P8 | P10 | |
| 001010 | 0001 | 0001 | 010 | 000 | 000 | 00100 | 00111 | P9 | P14 | |
| 001011 | 0000 | 0000 | 000 | 000 | 000 | 00111 | 00101 | P6 | P9 | |
| 001100 | 0000 | 0000 | 000 | 000 | 000 | 00010 | 01000 | P10 | БП1 | |
| 001101 | 0000 | 0000 | 000 | 000 | 000 | 00111 | 01100 | P20 | P24 | |
| 001110 | 0000 | 0000 | 000 | 000 | 000 | 00101 | 01010 | P14 | P9 | |
| 001111 | 0000 | 0000 | 000 | 000 | 000 | 00110 | 01011 | P17 | P19 | |
| 010000 | 0000 | 0000 | 000 | 000 | 000 | 00000 | 00010 | БП1 | P1 | |
| 010001 | 0100 | 0010 | 000 | 000 | 000 | 11111 | 01001 | P11 | P12 | |
| 010010 | 0001 | 0001 | 0001 | 001 | 001 | 11111 | 00110 | P13 | P20 | |
| 010011 | 0000 | 0000 | 000 | 000 | 000 | 00111 | 01001 | P12 | P13 | |
| 010100 | 0000 | 0011 | 000 | 000 | 000 | 00000 | 00110 | P15 | P10 | |
| 010101 | 0000 | 0011 | 011 | 000 | 000 | 11111 | 00110 | P16 | P20 | |
| 010110 | 0000 | 0011 | 000 | 011 | 001 | 11111 | 00110 | P19 | P20 | |
| 010111 | 0000 | 0001 | 011 | 010 | 000 | 11111 | 00110 | P18 | P20 | |
| 011000 | 0000 | 0000 | 000 | 000 | 000 | 01000 | 01101 | P24 | БП2 | |
| 011001 | 0000 | 0000 | 000 | 000 | 000 | 01110 | 10000 | P21 | P22 | |
| 011010 | 0000 | 0000 | 000 | 000 | 000 | 00000 | 00000 | БП2 | P0 | |
| 011011 | 0000 | 0000 | 000 | 000 | 000 | 00000 | 01110 | P25 | P28 | |
| 011100 | 0111 | 0100 | 100 | 110 | 101 | 01001 | 01111 | P27 | P28 | |
| 011101 | 0011 | 1101 | 000 | 000 | 000 | 00000 | 00000 | P26 | P0 | |
| 011110 | 0110 | 0100 | 010 | 000 | 101 | 11111 | 00000 | P28 | P29 | |
| 011111 | 0000 | 0000 | 000 | 000 | 000 | 11111 | 01110 | БП3 | P26 | |
| 100000 | 0000 | 0000 | 000 | 000 | 000 | 01001 | 10001 | P22 | P32 | |
| 100001 | 0011 | 1101 | 000 | 000 | 000 | 00000 | 00000 | P23 | P0 | |
| 100010 | 1111 | 1101 | 000 | 100 | 000 | 11111 | 00011 | P32 | P33 | |
| 100011 | 0000 | 0000 | 000 | 000 | 000 | 11111 | 10000 | БП4 | P23 | |
| 100100 | 0000 | 0101 | 000 | 000 | 000 | 01011 | 10011 | P34 | P35 | |
| 100101 | 0000 | 0000 | 000 | 000 | 000 | 10000 | 10110 | P39 | P40 | |
| 100110 | 0000 | 0000 | 000 | 000 | 000 | 01010 | 10100 | P35 | P36 | |
| 100111 | 1001 | 0000 | 000 | 000 | 000 | 00000 | 00000 | P38 | P0 | |
| 101000 | 0000 | 1010 | 000 | 000 | 000 | 00000 | 00000 | P36 | P0 | |
| 101001 | 1000 | 0000 | 000 | 000 | 000 | 00000 | 00000 | P37 | P0 | |
| 101010 | 1001 | 0101 | 101 | 000 | 100 | 11111 | 10010 | P31 | P39 | |
| 101011 | 1110 | 0000 | 110 | 000 | 000 | 11111 | 10010 | P30 | P39 | |
| 101100 | 1001 | 0000 | 101 | 000 | 000 | 11111 | 10010 | P40 | P39 | |
| 101101 | 0000 | 0000 | 000 | 000 | 000 | 10001 | 10111 | P41 | P43 | |
| 101110 | 0000 | 0000 | 000 | 000 | 000 | 10010 | 11000 | P43 | P45 | |
| 101111 | 1100 | 0000 | 000 | 000 | 000 | 00000 | 10111 | P42 | 43 | |
| 110000 | 0000 | 1011 | 000 | 000 | 000 | 10011 | 11001 | P45 | P47 | |
| 110001 | 1100 | 0000 | 000 | 000 | 000 | 00000 | 11000 | P44 | P45 | |
| 110010 | 0000 | 0000 | 000 | 000 | 000 | 10100 | 11010 | P47 | P48 | |
| 110011 | 0000 | 0000 | 000 | 101 | 000 | 00000 | 11001 | P46 | P47 | |
| 110100 | 0000 | 0000 | 000 | 000 | 000 | 00000 | 00000 | P48 | P0 | |
| 110101 | 0000 | 0000 | 000 | 000 | 000 | 10001 | 11011 | P49 | P50 | |
| 110110 | 0000 | 1001 | 101 | 000 | 110 | 00000 | 00000 | P50 | P0 | |
| 110111 | 1110 | 1100 | 101 | 000 | 111 | 00000 | 00000 | P52 | P0 | |
4.4 Описание Структурной и Электрической принципиальной схемы Управляющего автомата
Устройства, использованные для реализации микропрограмм можно разбить следующим образом: DС1, DC2 дешифраторы 4 на 16; DС3, DC4, DC5 дешифраторы 3 на 8, ΜЅ - мультиплексор из 24 в 1; ПЗУ (0: 26) - для хранения форматов команд; РАМК (0: 5) - адресный регистр, для обращения к ячейкам ПЗУ. Входные данные - логические условия Х, выходные - множество кодированных У. Структурная схема управляющего автомата приведена в приложении 2.
При построении принципиальной электрической схемы использованы серии КР155 и КР556. Из серии КР556 выбирается для запоминания слов микропрограммы 3 ПЗУ КР556РТ17 емкостью 16 килобайт. Все остальные элементы: мультиплексоры, дешифраторы, инверторы и регистр адреса ПЗУ выбраны из серии КР155. Микросхемы данной серии - это маломощные, быстро действующие, цифровые, интегральные микросхемы, предназначенные для организации высокоскоростного обмена и обработки цифровой информации временного и электрического согласования сигналов в вычислительных системах. Микросхемы серии КР155 по сравнению с известными сериями логических ТТЛ микросхем обладают минимальным значением произведения быстро действия на рассеиваемую мощность.
Принципиальная электрическая схема построена на основе структурной схемы управляющего автомата и приведена в графическом приложении 3.
Перечень используемых сокращений
РП - регистровая память;
ОП - оперативная память;
АРП - адрес регистровой памяти;
АОП - адрес оперативной памяти;
РОП - регистр оперативной памяти;
РРП - регистр регистровой памяти;
РК - регистр команд;
БР - буферный регистр;
PSW - регистр слово состояния процессора;
СЧАК - счетчик адреса команд;
РА - характеристика А;
РВ - характеристика В;
МА - мантисса А;
МВ - мантисса В;
М - магистраль;
Z - входной и выходной регистр процессора;
А, В - рабочие регистры;
DOPA, DOPB - дополнительная цифра;
DS, SA, SB - знаковые регистры;
ТП - триггер перехода;
ФК - формирователь кодов;
ALU - арифметическое логическое устройство;
Список используемой литературы
1. Райков "Принципы работы IBM/370". - М.: Мир, 1975;
2. Каган В.М. "электронные вычислительные машины и системы". - М.: Энергия, 1979;
3. Майоров С.А., Новиков Г.И. "Структура электронных вычислительных машин". - Л.: Машиностроение, 1976;
4. Методические указания к курсовому проектированию по дисциплине "Теория и проектирование ЦВМ". - Одесса ОПИ-1981;
5. Н.Н. Акимов "Резисторы, конденсаторы, трансформаторы, дроссели,
6. коммутационные устройства, РЭА". - Минск, Беларусь 1994;
7. Тарабрин, справочник "Цифровые и интегральные микросхемы";
8. Петровский И.И., справочник "Логические ИС КР1533 и Кр1554". - Москва: Бином, 1993;
9. Нешумова К.А. "Электронные вычислительные машины и системы" - Москва: Высшая школа, 1989.
10. ГОСТ 2.708. - 81. ЕСКД. Правила выполнения электрических схем
11. цифровой вычислительной техники;
12. ГОСТ 2.743-82. ЕСКД. Обозначения условные графические в схемах.
13. Элементы цифровой техники.
Заключение
В ходе выполнения курсового проекта я изучил принципы построения процессорных устройств и принципы их связи с другими устройствами, такими как оперативная память и регистровое запоминающее устройство.
По своей структуре операционная часть процессора ближе к структуре М-автомата, в котором все регистры связаны между собой через АЛУ. В данном процессоре таким образом связаны регистры непосредственно участвующие в арифметических операциях, хотя и между не которыми их них имеется непосредственная связь. Такая структура позволила значительно упростить операционный автомат.
В М-автомате возможно выполнение только одной микрооперации за один машинный такт, а данный процессор позволил значительно нейтрализовать это ограничение за счет введения некоторых непосредственных связей и за счет разрядности АЛУ в два раза превышающую разрядность одного внутреннего регистра общего назначения, что позволило использовать АЛУ, как единое целое при выполнении микроопераций над 64-разрядными операндами либо как два независимых АЛУ при работе с 32-разрядными операндами. Кроме того, одновременно с выполнением арифметико-логических операций возможна выборка данных из оперативной или регистровой памяти, установка признаков результата и не которых других действий за счет непосредственной связи с магистралью регистров, не связанных с выполнением арифметико-логических операций.
