Доклад: Шини (Industrial Standard Architecture)
Шина EISA (Extended Industry Standard Architecture)
Шина EISA з'явилася "асиметричною відповіддю" виробників клонів РС на спробу IBM поставити ринок під свій контроль. У вересні 1988 року Compaq, підтриманий "бандою дев'яти" - Wyse, AST Research, Tandy, власне Compaq, Hewlett-Packard, Zenith, Olivetti, NEC і Epson - представив 32-розрядне розширення шини ISA з повною зворотною сумісністю. Основні характеристики ново шини були наступними:
· 32-розрядна передача даних;
· максимальна пропускна здатність - 33 МВ/хв;
· 32-розрядна адресація пам'яті дозволяла адресувати до 4 GB (як і в розширенні ISA, нові адресні лінії були без затримки);
· підтримка multiply bus master;
· можливість завдання рівня дворівневого (edge-triggered) переривання (що дозволяло декільком пристроям використовувати одне переривання, як і у випадку багаторівневого (level-triggered) переривання);
· автонастрій плат розширення;
Як у випадку 16-розрядного розширення, нові можливості забезпечувалися шляхом додавання нових ліній. Оскільки далі подовжувати рознімання ISA було нікуди, розроблювачі знайшли оригінальне рішення: нові контакти були розміщені між контактами шини ISA і не були доведені до краю рознімання. Спеціальна система виступів на розніманні і щілин у EISA-картах дозволяла їм глибше заходити в рознімання і приєднуватися до нових контактів. (Правда, затверджують, що при великому бажанні можна запхнути і ISA-карту так, щоб вона замкнула EISA-контакти. Не знаю, не пробував, тому що великого досвіду спілкування з EISA у мене немає: маленький був ще). Оскільки на даний момент шина EISA практично вимерла, приводити значення контактів рознімання не має змісту. Варто відзначити лише дві нових сигнальних лінії - EX32 і EX16, що визначали, що bus slave підтримує відповідно 32- і 16-розрядний цикл EISA. Якщо жоден з цих сигналів не був отриманий на початку циклу шини, виконувався цикл ISA.
Важливою особливістю шини була можливість для будь-якого bus master звертатися до будь-якого пристрою пам'яті або периферійному пристроєві, навіть якщо вони мали різні розряди шини. Говорячи про повну зворотну сумісність з ISA, слід зазначити, що ISA-карти, природно, не підтримували поділ переривань, навіть будучи вставленими в EISA-коннектор. Що стосується підтримки multiply bus master, те вона являла собою поліпшену і доповнену версію такої для ISA. Також були присутні чотири рівні пріоритету:
1. схеми відновлення пам'яті;
2. DMA;
3. процесор;
4. адаптери шини
арбітр шини EISA - периферійний контролер (ISP - Integrated System Peripheral) - "стежив за порядком". Крім цього, було в наявності ще один пристрій - Intel's Bus Master Interface Chip (BMIC), що стежило за тим, щоб master "не засиджувався" на шині. Через визначену кількість тактів master "знімався" із шини і генерувалося немаскируемое переривання.
MCA проти EISA
Відразу ж після виходу шини EISA почалася "шинна війна", причому це була не стільки війна між архитектурами (вони обидві пішли в минуле), скільки війна за контроль IBM над ринком персональних комп'ютерів. І цю війну корпорація з тріском програла. Так, архітектура MCA по закладених технічних рішеннях і перспективам розвитку виглядала переважніше. Але, як не дивно, саме це виявилося другим фактором, що неї сгубил. Порівняльна характеристика шин EISA і MCA представлена у вид табл. 3.
Таблиця 3. Порівняльна характеристика шин EISA і MCA.
MCA |
EISA | |
| Пропускна здатність, МВ/хв | 20 | 33 |
| Спосіб передачі даних | асинхронний | Синхронний |
| Розмір карти (довжина х ширина), мм | 292.1 х 88.2 | 333.5 х 127.0 |
Площа поверхні карти EISA у 1.65 рази більше. А якщо ще врахувати, що адаптер EISA міг споживати більш ніж у 2 рази більше потужності, чим адаптер MCA, стає ясно, що робити периферію під EISA було і простіше і дешевше.
Крім того, у "шинній війні", як і скрізь, є присутнім "рука Intel". У прагненні звільнити ринок для нових процесорів 80386 і 80486, Intel випускав EISA-чипсети, що не підтримують 286 процесор (не чи правда, знайома ситуація), у той час, як шина MCA прекрасно працювала і на комп'ютерах з 286. Таким чином, перспективна розробка IBM так і залишилася перспективною розробкою, але і шина EISA не стала хітом: на той час, коли потреби комп'ютерів середнього рівня переросли можливості шини ISA, розроблювачі перейшли, минаючи EISA, до локальної шини.
Шина MCA (Micro Channel Architecture)
"До 1 квітня 1987 року життя у світі РС був украй простій: у байті було 8 біт, при цьому існувала тільки одна шина, по якій ці біти можна було передавати. Звичайно, ця шина була "двох розмірів" - розрядністю 8 і 16 біт - але це була одна шина. Але наступного дня - 2 квітня - усі змінилося, і, здається, простота більше ніколи не повернеться."
Крис Лонг (Chris Long) PC User.
У 1987 році компанія IBM припинила випуск серії РС/АТ і початку виробництво лін PS/2. Одним з головних відмінностей нового покоління персональних комп'ютерів була нова системна шина - Micro Channel Architecture (MCA). Ця шина не мала зворотну сумісність з ISA, але зате містила ряд передових для свого часу рішень:
· 8/16/32-розрядна передача даних;
· 20 МВ/хв пропускна здатність при частоті шини 10 MHz (у 4 рази більше,ніж у ISA!) при максимально можливій пропускній здатності шини 160 МВ/хв !!! (більше, ніж у PCI) (правда, не всі карти здатні працювати з такою швидкістю);
· Підтримка декількох bus master. Будь-який пристрій, підключений до шини, може одержати право на її виняткове використання для передачі або прийому даних з іншого з'єднаного з нею пристрою. Такий пристрій, по суті, являє собою спеціалізований процесор, що може здійснювати обмін даними по шині незалежно від основного процесора. Роботу пристроїв координує пристрій, називаний арбітром шини (CACP - Central Arbitration Control Point). При розподілі функцій керування шиною арбітр виходить з рівня пріоритету, яким володіє той або інший пристрій або операція. Усього таких рівнів чотири (у порядку убування):
5. регенерація системної пам'яті;
6. прямий доступ до пам'яті (DMA);
7. плати адаптерів.
8. процесор.
Якщо пристроєві необхідний контроль над шиною, він сповіщає про це арбітрові. З першою нагодою (після обробки запитів з більш високими пріоритетами) арбітр передає йому керування шиною. Поза системою пріоритетів обслуговуються тільки немаскован переривання (NMI - non-maskable interrupts), при виникненні яких керування негайно передається процесорові;
· 11-рівневі переривання (11-level triggered interrupts) замість дворівневих (trigger-edged) у ISA дозволяли поділяти (share) переривання між пристроями, що дозволило вилікувати одну з хвороб перших PC - недостачу ліній IRQ;
· 24 або 32 адресні лінії дозволяли адресувати до 4 GB пам'яті;
· автоматичне конфігурування пристроїв істотно спростило установку нових плат. У комп'ютерів із шиною MCA немає ніяких перемичок або перемикачів - ні на системній платі, ні на платах розширення. Замість використання адрес портів уведення-висновку, що зашиті у залізо, центральний процесор признача них при старті системи, базуюся на інформації, ліченої з ROM карти;
· асинхронний протокол передачі даних знижував імовірність виникнення конфліктів і перешкод між пристроями, підключеними до шини.
Не чи правда, непоганий набір для 1987 року? Можливо, весь розвиток персональних комп'ютерів пішло б по іншому шляху, якби не одне але - гроші. Справа в тім, що IBM, порахувавши своє лідируюче положення на ринку персональних комп'ютерів непорушним, запропонувало незалежним виробникам, що бажають використовувати шину МСА, зовсім кабальні умови, що включають вимогу заплатити за використання шини ISA в усіх раніше зроблених комп'ютерах!!! Як Ви самі розумієте, що бажають виявилося, м'яко скажемо, небагато. Із серйозних компаній тільки Apricot і Olivetti підтримали нову архітектуру (причому Olivetti брала активну участь у розробці конкуруючого стандарту - EISA). Більшість покупців систем PS/2 "купували IBM", а не МСА. У результаті величезна робота - було розроблено 6 типів слотів -
· 16-розрядні (основні слоти, що установлюється в усі комп'ютери із шиною МСА);
· 32-розрядні ( установлюються на комп'ютерах із шиною МСА процесором 386DX і вище. Так само, як і в ISA, є тільки розширенням основного слоту, але, оскільки розроблялися одночасно із шиною, конструкція вийшла більш логічної);
· 16 і 32-розрядні з доповненнями для плат пам'яті (встановлюються в деяких комп'ютерах із шиною МСА, наприклад, PS/2 моделей 70 і 80, мають 8 додаткових контактів для роботи з платами розширення пам'яті, розташованих на самому початку рознімання, зверненому до задньої стінки комп'ютера, перед основними контактами);
· 16 і 32-розрядні з доповненнями для відеоадаптерів (призначені для збільшення швидкодії відеосистеми. Звичайно в комп'ютері із шиною МСА встановлений один такий слот. 10 додаткових контактів також розташовані на початку рознімання і дозволяють платі відеоадаптера одержати доступ до вбудовано у системну плату схемі VGA)
пропала фактично даром. На даний момент посилання на архітектуру МСА практично не зустрічаються навіть на сайті IBM (наскільки мені відомо, у даний час архітектура МСА використовується IBM тільки в RISC-системах, наприклад, сервер RS/6000 побудований на базі шини МСА з пропускною здатністю 160 МВ/хв), тому приводити таблиці значень контактів не буду.
Локальна шина (Local bus)
Всі описан раніше шини мають загальний недолік - порівняно низьку пропускну здатність. Це зв'язано з тим, що шини розроблялися в розрахунку на повільні процесори. Надал швидкодія процесора зростала, а характеристики шин поліпшувалися в основному "екстенсивно", за рахунок додавання нових ліній. Перешкодою для підвищення частоти шини була величезна кількість випущених плат, що не могли працювати на великих швидкостях обміну (МСА це стосується в меншому ступені, але в силу вищевикладених причин ця архітектура не грала помітної ролі на ринку). У той же час на початку 90-х років у світі персональних комп'ютерів відбулися зміни, що зажадали різкого збільшення швидкості обміну з пристроями:
· створення нового покоління процесорів типу Intel 80486, що працюють на частотах до 66 MHz;
· збільшення ємності твердих дисків і створення більш швидких контролерів;
· розробка й активне просування на ринок графічних інтерфейсів користувача (типу Windows або OS/2) привели до створення нових графічних адаптерів, що підтримують більш високий дозвіл і більша кількість квітів (VGA SVGA).
Очевидним виходом з положення, що створилося, є наступний: здійснювати частина операцій обміну даними, що вимагають високих швидкостей, не через шину введення/висновку, а через шину процесора, приблизно так само, як підключається зовнішній кеш. Така конструкція одержала назву локальної шини (Local Bus). Малюнки 1 і 2наочно демонструють розходження між звичайною архітектурою й архітектурою з локальною шиною.
Локальна шина не заміняла собою колишні стандарти, а доповнювала них. Основними шинами в комп'ютері як і раніше залишалися ISA або EISA, але до них додавалися один або трохи слотів локальної шини. Спочатку ці слоти використовувалися майже винятково для установки відеоадаптерів, при цьому до 1992 року було розроблено трохи несумісних між собою варіантів локальних шин, виняткові права на які належали фірмам-виготовникам. Природно, така плутанина стримувала поширювання локальних шин, тому VESA (Video Electronic Standard Association) - асоціація, яка представляє більш 100 компаній – запропонувала в серпні 1992 року свою специфікацію локальної шини.
Локальна шина VESA (VL-bus)
Основн характеристики VL-bus такі.
· Підтримка процесорів серій 80386 і 80486. Шина розроблена для використання в однопроцесорних системах, при цьому в специфікації передбачена можливість підтримки х86-несумісних процесорів за допомогою моста (bridge chip).
· Максимальне число bus master - 3 (не включаючи контролер шини). При необхідності можлива установка декількох підсистем для підтримки більшого числа маstеrов.
· Незважаючи на те, що споконвічно шина була розроблена для підтримки відеоконтролерів, можливі підтримка й інші пристрої (наприклад, контролерів твердого диска).
· Стандарт допускає роботу шини на частоті до 66 MHz, однак електричні характеристики рознімання VL-bus обмежують неї до 50 MHz (це обмеження, природно, не відноситься до інтегрованого в материнську плату пристроям).
· Двунаправлена (bi-directional) 32-розрядна шина даних підтриму 16-розрядний обмін. У специфікацію закладена можливість 64-розрядного обміну.
· Підтримка DMA забезпечується тільки для bus masters. Шина не підтримує спеціальних "ініціаторів" DMA.
· Максимальна теоретична пропускна здатність шини - 160 МВ/хв (при частоті шини 50 MHz), стандартна - 107 МВ/хв при частоті 33 MHz.
· Підтримується пакетний режим обміну (для материнських плат 80486, що підтримують цей режим). 5 ліній використовується для ідентифікації типу швидкості процесора, сигнал Burst Last (BLAST#) використовується для активізації цього режиму. Для систем, що не підтримують цей режим, лінія встановлюється в 0.
· Шина використовує 58-контактне рознімання МСА. Максимально підтримується 3 слоту (на деяких 50-мегагерцовых шинах можлива установка тільки 1 слоту).
· Слот VL-bus встановлюється в лінію за слотами ISA/EISA/MCA, тому VL-платам доступні всі лінії цих шин.
· Підтримується як інтегрований кеш процесора, так і кеш на материнській платі.
· Напруга харчування - 5 В. Пристрою з рівнем вихідного сигналу 3.3 У підтримуються за умови, що вони можуть працювати з рівнем вхідного сигналу 5 В.
Шина VL-bus з'явилася величезним кроком вперед у порівнянні з ISA як по продуктивності, так і по дизайні. Одним з переваг шини було те, що вона дозволяла створювати карти, що працюють з існуючими чипсетами і не утримуючої великої кількості схем дорого керуючої логіки. У результаті VL-карти виходили дешевше аналогічних EISA-карт. Однак і ця шина не була позбавлена недоліків, головними з яких були наступні.
· Орієнтація на 486-ий процесор. VL-bus жорстко прив'язана до шини процесора 80486, що відрізняється від шин Pentium і Pentium Pro/Pentium II.
· Обмежена швидкодія. Як уже було сказано, реальна частота VL-bus - не більше 50 MHz. Причому при використанні процесорів із множником частоти шина використовує основну частоту (так, для 486DX2-66 частота шини буде 33 MHz).
· Схемотехнічні обмеження. До якості сигналів, переданих по шин процесора, пред'являються дуже тверді вимоги, дотриматися які можна тільки при визначених параметрах навантаження кожної лінії шини. На думку Intel, установка недостатньо акуратно розроблених VL-плат може привести не тільки до втрат даних порушенням синхронізації, але і до ушкодження системи.
· Обмеження кількості плат. Це обмеження випливає також з необхідності дотримання обмежень на навантаження кожної лінії.
